Eaton XVS-440-10MPI-1-1AD 伊顿触摸屏

Eaton XVS-440-10MPI-1-1AD 伊顿触摸屏

Eaton XVS-440-10MPI-1-1AD 伊顿触摸屏

当硅技术允许构建更广泛的实现（具有更多的执行单元）时，上一代的编译程序将无法在更广泛的实现上运行，因为二进制指令的编码取决于机器的执行单元的数量。

Transmeta通过在其x86架构的Crusoe实现中包含一个二进制到二进制软件编译器层（称为代码变形）解决了这个问题。这种机制被宣传为基本上在运行时将 x86 操作码重新编译、优化和翻译成 CPU 的内部机器码。因此，Transmeta 芯片在内部是一个 VLIW 处理器，有效地与其执行的 x86 CISC指令集分离。

Intel 的Itanium架构（以及其他架构）使用更通用的机制解决了向后兼容性问题。在每个多操作码指令中，分配了一个位字段以表示对程序指令流中先前 VLIW 指令的依赖性。这些位在编译时设置，从而减轻了硬件计算此依赖信息的负担。将此依赖信息编码在指令流中允许更广泛的实现在每个周期并行发出多个非依赖 VLIW 指令，而更窄的实现将在每个周期发出较少数量的 VLIW 指令。

VLIW 设计的另一个可察觉的缺陷是当一个或多个执行单元没有有用的工作要做并且因此必须执行无操作NOP指令时发生的代码膨胀。当代码中存在依赖关系并且指令流水线必须被允许在后续操作继续之前耗尽时，就会发生这种情况。

由于芯片上的晶体管数量不断增加，VLIW 的明显缺点的重要性已经降低。VLIW 架构越来越受欢迎，特别是在嵌入式系统市场，在该市场中可以为片上系统中的应用程序定制处理器。

XV-102-A5-35MQR-10

XV-102-A0-35MQR-10

SW-GALILEO

XV-102-B8-35TQR-10-PLC

XV-102-B5-35TQR-10-PLC

XV-102-B3-35MQR-10-PLC

XV-102-B0-35MQR-10-PLC

XV-102-B2-35TQR-10

XV-102-B0-35TQR-10

MEMORY-SD-A1-S

MEMORY-CF-A1-S

XV-303-70-B00-A00-1B

XV-303-70-B00-A00-1C

XV-303-10-C00-A00-1C

XV-303-10-B00-A00-1C

XV-303-15-C00-A00-1E

XV-303-15-C00-A00-1D

XV-303-15-CE2-A00-1C

XV-303-15-CE0-A00-1C

XV-303-15-C02-A00-1C

XV-303-15-C02-A00-1B

XV-303-15-C00-A00-1C

XV-303-15-C00-A00-1B

XP-503-21-A10-A00-1B

XP-503-10-A10-A00-1V

XP-503-15-A10-A00-1V

XV-102-H3-35TQRL-10

XV-102-H4-35TQRL-10

DPM-MC2

XV-442-57CQB-1-10

8922-RB-IS

MPB2-TP

MP3010

XVS-430-10MPI-1-10

XV-440-12TSB-1-10

XV-430-12TSB-1-10

MPB1-TP