ABB PCD235B101 3BHE032025R0101 励磁控制系统
ABB PCD235B101 3BHE032025R0101 励磁控制系统
ABB PCD235B101 3BHE032025R0101 励磁控制系统
VLIW CPU 通常由多个独立运行的类 RISC执行单元组成。现代 VLIW 通常有四到八个主要执行单元。编译器以与传统 CPU 大致相同的方式为 VLIW CPU 生成初始指令序列,生成一系列类似 RISC 的指令。编译器分析此代码的依赖关系和资源需求。然后它会根据这些约束来安排指令。在这个过程中,可以并行调度独立的指令。由于 VLIW 通常表示与包含各个指令的较长指令字并行调度的指令,因此这会导致更长的操作码(称为非常长) 来指定在给定周期执行什么。
当代 VLIW CPU 的示例包括NXP(前身为 Philips Semiconductors)的TriMedia媒体处理器、 Analog Devices 的超级哈佛架构单芯片计算机(SHARC) DSP、 STMicroelectronics 基于 Lx 架构(在 Josh Fisher 的 HP 中设计)的ST200 系列Paolo Faraboschi 的实验室)、Fujitsu的FR-V 、 Pixelworks的BSP15/16 [8]、 CEVA 的CEVA-X DSP、 Improv Systems 的Jazz DSP 、 Silicon Hive 的HiveFlex [9]系列,以及Kalray 的 MPPA Manycore 系列。德州仪器 与早期的C5000系列相比, TMS320 DSP系列在其C6000系列中已经发展到看起来更像 VLIW 。这些现代 VLIW CPU 主要成功地用作消费电子设备的嵌入式媒体处理器。
VLIW 功能也已添加到片上系统(SoC) 设计的可配置处理器内核中。例如,Tensilica 的Xtensa LX2 处理器采用了一种名为灵活长度指令扩展 (FLIX) 的技术,该技术允许执行多操作指令。Xtensa C/C++ 编译器可以将 32 位或 64 位 FLIX 指令与 Xtensa 处理器的 16 位或 24 位宽的单操作 RISC 指令自由混合。通过将多个操作打包到一个宽的 32 位或 64 位指令字中,并允许这些多操作指令与较短的 RISC 指令混合,FLIX 允许 SoC 设计人员实现 VLIW 的性能优势,同时消除代码膨胀早期的 VLIW 架构。Infineon Carmel DSP 是另一个用于 SoC 的 VLIW 处理器内核。它使用一种类似的代码密度改进方法,称为可配置长指令字(CLIW)。[10]
在嵌入式处理市场之外,Intel 的Itanium IA-64显式并行指令计算(EPIC) 和Elbrus 2000是广泛使用的 VLIW CPU 架构的仅有例子。然而,EPIC 体系结构有时与纯 VLIW 体系结构有所区别,因为 EPIC 提倡完整的指令预测、旋转寄存器文件和可以编码非并行指令组的非常长的指令字。VLIW 在图形处理单元(GPU) 市场也获得了显着的消费者渗透,尽管Nvidia和AMD此后都转向 RISC 架构以提高非图形工作负载的性能。
ABB DSAX452
ABB DSDX452
ABB REF541KM118AAAA
ABB 4943013-6
ABB 3BSC840088R4 MSTB2.5-5.08
ABB MSTB2.5-5.08
ABB PM864AK01
ABB TB850
ABB UNITROL1000 Z.V3
ABB 3BHE014557R0003
ABB UNITROL1000 Z.V3 3BHE014557R0003
ABB 5SHY3545L0009
ABB REF615CC HCFFAEAGANB2BAN1XC
ABB REF615CC
ABB HCFFAEAGANB2BAN1XC
ABB LDGRB-01 3BSE013177R1
ABB LDGRB-01
ABB 3BSE013177R1
ABB CI858 3BSE018136R1
ABB CI858
ABB 3BSE018136R1
ABB CI858K01 3BSE018135R1
ABB CI858K01
ABB 3BSE018135R1
ABB TP854
ABB TP858
ABB 3BSE018138R1
ABB TP858 3BSE018138R1
ABB 6231BP10910
ABB GDB021BE05
ABB HIEE300766R0005
ABB GDB021BE05 HIEE300766R0005
ABB 07BR61R1 GJV3074376R1
ABB 07BR61R1
ABB GJV3074376R1
ABB DI93A
18030183032